CLIPPEDIMAGE= JP402054536A

PAT-NO: JP402054536A

DOCUMENT-IDENTIFIER: JP 02054536 A

TITLE: SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

PUBN-DATE: February 23, 1990

INVENTOR-INFORMATION:

NAME -

IWAMORI, TOSHIMICHI MURATA, MICHIAKI

ASSIGNEE-INFORMATION:

NAME

FUJI XEROX CO LTD

COUNTRY N/A

APPL-NO: JP63204572

APPL-DATE: August 19, 1988

INT-CL (IPC): H01L021/336; H01L029/60 ; H01L029/784

US-CL-CURRENT: 438/FOR.196,438/158 ,438/297 ,438/655

ABSTRACT:

PURPOSE: To make a resistance of a gate electrode low while coping with shallowness of diffusion layers in source and drain electrodes by causing a silicide at a part of a gate electrode to have its thickness which is thicker than those of silicides at other electrode parts in the case of silicide film thicknesses of semiconductor device which are obtained by forming the silicides on upper parts of respective gate, source, and drain electrodes.

CONSTITUTION: Element isolation regions 2 are formed on a silicon substrate 1 and a gate oxide film 3, poly Si 4, the first silicide 5a

which has a high melting point and is about 2000Å thick, and a silicon film 11 are formed; then, a gate electrode 101 is formed by etching. Then, N<SP>-</SP> type diffusion layers 102b and 103b are formed by performing ion implantation. After forming an oxide film, side spacers 7 are formed at side faces of the gate electrode by etch-back and N<SP>-</SP> type diffusion layers 102a and 103a are formed by performing ion implantation. Then, for instance, a Ti film 12 is formed on the whole surface at the thickness of about 200Å and then, after treating with heat, the second silicide layers 5b and 6 are formed on the upper part of the gate electrode 101 and on the upper parts of source and drain electrodes 102 and 103 respectively at each film thickness of about 1000Å. Finally, unreacted Ti is removed and the film thickness of the second silicide layer is chosen according to depths of the diffusion layers.

COPYRIGHT: (C) 1990, JPO& Japio

平2-54536 ② 公 開 特 許 公 報(A)

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)2月23日

21/336 29/60 H 01 L

29/784

U 7638-5F

> H 01 L 29/78 8422-5F

301 P

審査請求 未請求 請求項の数 2 (全5頁)

半導体装置及びその製造方法 69発明の名称

> 20特 願 昭63-204572

22出 頭 昭63(1988)8月19日

@発 明者 岩 森 俊 道 神奈川県海老名市本郷2274番地 富士ゼロックス株式会社

海老名事業所内

道 昭 個発 明 者 村 H

神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事業所内

富士ゼロツクス株式会 他出 飅 人

東京都港区赤坂3丁目3番5号

弁理士 阪本 清孝 20代 理 人

1 発明の名称

半導体装置及びその製造方法

2. 特許請求の範囲

(1) ゲート電極及びソース電極、ドレイン電極 の上部にシリサイドを形成した半導体装置におい

ゲート電極部分のシリサイドの限厚を、ソース 電極、ドレイン電極部分のシリサイドの膜厚より 厚く形成したことを特徴とする半導体装置。

(2) ゲート電極及びソース電極、ドレイン電極 の上部にシリサイドを形成する半導体装置の製造 方法において、

ゲート電極を構成するシリコン層上のみにシリ サイドを形成する第1シリサイド層形成工程と、 該第1シリサイド層上にシリコン膜を着膜する着 膜工程と、該シリコン膜上及びソース電極。ドレ イン電極上にサリサイドプロセスによりシリサイ ドを形成する第2シリサイド層形成工程とを具備 することを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、ゲート電極及びソース電極、ドレイ ン電板上にシリサイドを形成した半導体装置及び その製造方法に係り、特にソース電極、ドレイン 電極の拡散層が強く形成されるMOS形半導体装 定に関する.

(従来の技術)

MOS形半導体の高集積化、微細化に伴なうゲ ート電極の配線抵抗、容量の増大を防ぐため、ゲ ート電極上にシリサイドを着膜して低低抗化した ゲート電極を得ることが行われている。

また、MOS形半導体において、ゲート長が短 くなるのに伴い、ソース電価、ドレイン電極の拡 胜接合の深さが浅くなる傾向にある。拡散接合の 深さの低下は拡散層のシート低抗を増加させる結 果、拡散層配線低抗及び拡散層とAI配線とのコ ンタクト抵抗が増大して素子動作に悪影響を及ぼ すのを防ぐため、拡散層上に低低抗材料を設ける ことが行われている。

ゲート電極と拡散層とを同時に自己整合的に低低抗化する技術としては、例えばサリサイドプロセスと呼ばれるものが存在する。これは、シリサイドと高融点金属の耐薬品性の違いを利用して、多結晶SIゲートと拡散層SI上にのみ低抵抗シリサイド層を形成するものである。

サリサイドプロセスによりシリサイド層を形成 した半導体装置を第3図に示す。

このシリサイド層37は、ソース電極35,ドレイン電極36及びゲート電極34が形成された

7 b も薄くなってしまう。従って、ゲート電極3 4 のシート抵抗を低減することが困難となり、デ バイス動作の高速化が損なわれるという問題点が あった。

本発明は上記実情に鑑みてなされたもので、ソ ース電極及びドレイン電極の拡散層のシャロウ化 に対応しつつ、ゲート電極材料の低抵抗化を図る ことができる半導体装置及びその製造方法を提供 することを目的とする。

(課題を解決するための手段)

上記従来例の問題点を解消するため請求項1記 或の発明は、ゲート電極及びソース電極・ドレイ ン電極の上部にシリサイドを形成した半導体装置 において、ゲート電極部分のシリサイドの膜厚を、 ソース電極・ドレイン電極部分のシリサイドの膜 厚より厚く形成したことを特徴としている。

請求項2記載の発明方法は、ゲート電極及びソース電極、ドレイン電極の上部にシリサイドを形成する半導体装置の製造方法において、次の工程を具備することを特徴としている。

シリコン基板31上の全面に高融点金属を着限し、 熱処理を能すことにより高融点金属とSiとのシ リサイデーション反応を起こすことにより形成し、 その後、未反応金属を選択的に除去して、ソース 電極35.ドレイン電極36及びゲート電極34 の上部のみにシリサイド層37を設けたものであ る。

(発明が解決しようとする課題)

半導体装置の敵組化は益々進み、そのためソース電極及びドレイン電極の拡散層の深さは浅くなりつつある。その結果、ソース電極及びドレイン電極上に形成されるシリサイド層は、シリサイド層による拡散領域のつき抜けを防ぐため、その厚さを得くする必要がある。

上記従来例では、ソース電極35及びドレイン電極36上に形成されるシリサイド層37aとゲート電極34上に形成されるシリサイド層37bとはサリサイドプロセスにより同時に形成されるため、シリサイド層37aの厚さを薄くするとゲート電極34の上部に形成されるシリサイド層3

ゲート電極を構成するシリコン層上のみに第 1 シリサイド層を形成する。

この第1シリサイド層上にシリコン限を着限する。

このシリコン限上及びソース電極、ドレイン電極の上部にサリザイドプロセスにより第 2 シリサイド層を形成する。

(作用)

請求項1記載の発明によれば、ゲート電極部分のシリサイドの膜厚を、ソース電極・ドレイン電極部分のシリサイドの膜厚より厚く形成したので、ソース電極・ドレイン電極上に形成されるシリサイドによる拡散領域のつき抜けを防止するととができる。

請求項2記載の発明方法によれば、ソース電極・ ドレイン電極部分のシリサイドの限厚を薄く形成 しながら、ゲート電極部分のシリサイドの膜厚を、 ゲート電極のシート抵抗を低減するに十分な厚さ に形成することができる。

(実施例)

本発明による半導体装置の一例について図面を参照しながら説明する。

第1図は本発明実施例の半導体装置の断面図であり、P型の単結品シリコン基板1の表面にフィールド絶縁膜(シリコン酸化膜)から成る分離領域2によって多数の活性領域が区面され、その中にMOSFETが形成されている。

MOSFETは二酸化シリコンから成る薄いゲート酸化限3上に位置するゲート電極101と、シリコン基板1の表面に形成されたソース電極102及びドレイン電極103を有する。

ゲート電極101は、シリコン暦4と、その上で形成された低低抗シリサイド暦5とから構成されている。また、ソース電極102及びドレイが配在103の上部には低抵抗シリサイド層6がインでは、第1シリサイド層5aと第2シリサイド層5bから成る二層構造をなしており、それの電極102及びドレイン電極

領域2を形成する。LOCOSは、S1 窒化膜の耐酸化性が強い性質を利用して、シリコン基板1のS1表面の一部に選択的に無酸化膜を形成する技術である。

次に、イオン注入を行ないソース電極102及びドレイン電極103の一部となるNT型拡散領域102b,103bを形成する(第2図(b))、次いで、酸化膜 膜工程と全面エッチバックエ

103のシリサイド層6の膜厚より厚く形成されている。

ゲート電極101の両関部には、CVD技術及び反応性エッチング(RIE)によって形成されたシリコン酸化膜から成るサイドスペーサ7が設けられている。

前記した機能素子の上には絶縁膜8及び配線層9が形成され、配線層9の一部はコンタクト孔10を通してソース電極102及びドレイン電極103に対してオーミックコンタクトをとるため、各コンタクト和10に対応するソース電極102及びドレイン電極103に高不純物濃度のN+型拡散領域102a,103aを形成している。また、チャンネル側(ゲート電極101側)は低不純物濃度のN-型拡散領域102b,103bを形成している。

次に上記半導体装置の製造工程について第2図(a)乃至(f)を参照しながら説明する。

シリコン基板1上にLOCOSにより業子分離

程とによりゲート電極101の関面にサイドスペーサ7を形成する。このサイドスペーサ7をマスクとしてイオン注入により、ソース電極102及びドレイン電極103の一部となる深さ1500AのN・拡散層102a、103aを形成する(第2図(c))。

シリサイド化する高融点金属12(例えばTi)を約200Aの厚さにスパッタ法または蒸着法により全面に形成する(第2図(d))。

次に、1000℃で熱処理を約30分間能し、N+拡散層102a,103a及びシリコン膜11上の高融点金属12(Ti)のみを、それらの下層のSiと反応させてシリサイド層50とで第2シリサイド層5をよりサイド層6を、それぞれ約1000とがは、約1000Aの厚さの拡散層が確保されている。

最後に、未反応の高融点金属12(Ti)をフ

ッ化水素液中で選択的にエッチオフして除去する (第2図(f))。

尚、実施例においては、シリコン膜11の全イドと高融点金属12とを反応させて第2シリサイド層5aとが密着するようにしたが、シリコン膜11の全てを反応させる必要はない。シリコン膜11の一部と高融点を展12とを第1シリリコとの一部を高速は、第2シリサイド層5aとの間にシリコン膜11が残ることが、ゲート電極101のにより積層構造となるが、ゲート電極101の低低抗化を図る点において何等不都合は生じない。

本実施例によれば、ゲート電極の低低抗化は第 1シリサイド層(膜厚2000A)及び第2シリ サイド層(膜厚1000A)で図ることができ、 拡散層の低低抗化は第2シリサイド層(膜厚10 00A)で図ることができる。従って、サリサイ ドプロセスで形成される第2シリサイド層の膜厚 を、ソース電極及びドレイン電極の拡散層の深さ に最適な厚さに選択して形成することができる。 また、拡散層の深さが更に浅くなり第2シリサイド層を薄く形成しなければならないような場合には、第1シリサイド層のみでゲート電極の低低 抗化を図るようにする。

(発明の効果)

上述したように本発明は、ゲート電極部分のシリサイドの膜厚を、ソース電極、ドレイの膜厚を、ソース電極、リカのシリサイドの膜厚より厚心が、大力のでは、アース電極上に形成されるととで、サインによる拡散領域のつき状況を低減することができる。

4. 図面の簡単な説明

第1回は本発明実施例の半導体装置の断面説明 図、第2回(a)乃至(f)は本発明実施例の半 導体装置の製造工程の説明図、第3回は従来の半 導体装置の断面説明図である。

1 ……シリコン基収

3 … … ゲート酸化膜

4 … … シリコン層

5 a ··· シリサイド層(第1シリサイド層)

5 b … シリサイド層 (第 2 シリサイド層)

6 … … シリサイド層 (第 2 シリサイド層)


11……シリコン膜

12……高融点金属

101……ゲート電極


102……ソース電極


103……ドレイン電極



出 旦 人 富士ゼロックス株式会社 会 代理人弁理士 阪 本 清 幸 学







-185-